Bellek ve ardışık mantık: latch, flip-flop, register, FSM

Geçen haftanın devreleri hiçbir şey hatırlamıyordu: girişi değiştirince çıkış hemen değişiyordu. Bir bilgisayarın ise sayıları, programı, “şu an neredeyim” bilgisini saklaması gerekir. Bu sayfa saklama elemanlarını anlatır: latch, register, bellek. Sonra bunları kullanan sonlu durum makinesi (finite state machine) fikrine geçer. LC-3’ün kontrol birimi de aslında büyük bir FSM’dir.

Vizede bu konudan gelen soru tipleri: latch izleme (S, R dizisi verilir, Q istenir), bellek hesabı (kaç adres biti, toplam kaç byte), flip-flop sayısı, FSM izleme.

Sequential (ardışık) devre nedir?

Combinational devrenin çıkışı sadece şu anki girişe bağlıdır. Sequential devrenin çıkışı hem girişe hem de devrenin o ana kadar sakladığı bilgiye, yani durumuna (state) bağlıdır.

Örnek: bir kombinasyon kilidi. Doğru şifre 4-1-8 ise, “8” tuşu tek başına kilidi açmaz. Açılıp açılmayacağı, daha önce hangi tuşlara basıldığına bağlıdır. Kilit bir durum saklar.

R-S latch

En basit saklama elemanı iki çapraz bağlı NAND kapısıdır: her NAND’ın çıkışı diğerinin girişine gider. Dış girişler S (set) ve R (reset), çıkışlar Q ve Q’.

NAND’ın bir girişi 0 ise çıkışı kesin 1’dir. Bu yüzden bu latch’te girişler aktif-düşüktür (active-low): bir şey yapmak için girişi 0 yaparsın.

Neden tutar? S = R = 1 iken iki NAND da sadece diğerinin çıkışını görür. Q = 1 ise alttaki NAND (1, 1) görür, Q’ = 0 verir; üstteki (1, 0) görür, Q = 1 verir. Sistem kendini besler, Q = 0 için de aynı şey geçerli. İki kararlı durum var, latch hangisindeyse orada kalır.

Çözümlü izleme: başlangıç Q = 1, girişler 10 → 11 → 10 → 01 → 11.

adım  S R   ne olur?     Q
 1    1 0   reset        0
 2    1 1   tut          0
 3    1 0   reset        0   (zaten 0)
 4    0 1   set          1
 5    1 1   tut          1

TUZAK · aktif-düşük kuralı. NOR ile kurulan latch’te S = 1 set eder; NAND latch’te S = 0 set eder. Bu ders (Patt & Patel) NAND latch kullanır: 11 tut, 0 olan harf işini yapar.

Gated D latch

R-S latch’in iki sorunu var: yasak giriş durumu ve “ne zaman yazılacağını” kontrol edememek. Gated D latch ikisini birden çözer. Girişler: veri D ve WE (write enable).

R-S latch’in önüne iki NAND eklenir: $S = (D \cdot WE)'$, $R = (D' \cdot WE)'$.

• WE = 0 → S = R = 1 → latch tutar.
• WE = 1, D = 1 → S = 0 → set → Q = 1.
• WE = 1, D = 0 → R = 0 → reset → Q = 0.

S ve R hiçbir zaman aynı anda 0 olamaz, çünkü biri D’yi diğeri D”yi kullanır.

Kısaca: WE = 1 iken Q = D, WE = 0 iken Q donar.

Register

Bir register, aynı WE hattını paylaşan $n$ tane D latch’tir (ya da flip-flop). Hepsi aynı anda yazılır. 16 bitlik register = 16 saklama elemanı.

Bit aralığı gösterimi: 16 bitlik bir A için A[15:12] en soldaki 4 bit, A[3:0] en sağdaki 4 bittir. Bitler sağdan, 0’dan numaralanır.

A = x3A7C = 0011 1010 0111 1100
A[15:12] = 0011   A[11:8] = 1010   A[3:0] = 1100   A[6:4] = 111

LC-3 komutlarını çözerken bu gösterimi sürekli kullanacaksın: opcode = IR[15:12], hedef register = IR[11:9].

Bellek (memory)

Bellek, çok sayıda saklama konumunun düzenli bir dizisidir. İki sayıyla tanımlanır:

• Address space (adres uzayı): kaç tane ayrı konum var. $k$ adres biti → $2^k$ konum.
• Addressability: her konumda kaç bit var.

$\text{toplam boyut} = 2^k \times m \text{ bit}$

Byte-addressable bellekte her konum 1 byte’tır (çoğu modern bilgisayar). LC-3 ise word-addressable: her adreste 16 bitlik bir kelime var.

Okuma nasıl yapılır?

1. $k$ bitlik adres bir $k$-to-$2^k$ decoder’a girer.
2. Decoder tam olarak bir word line’ı 1 yapar: o satırdaki konum seçilir.
3. Seçilen satırın $m$ biti çıkışa geçer.

Yazarken buna ek olarak WE = 1 yapılır ve sadece seçili satırdaki latch’lerin WE’si açılır.

İPUCU · Hızlı kuvvet tablosu. $2^{10}$ = 1K, $2^{16}$ = 64K, $2^{20}$ = 1M, $2^{30}$ = 1G, $2^{32}$ = 4G. “64 KB byte-addressable kaç bit adres ister?” → 64K = $2^{16}$ → 16 bit.

Saat (clock) ve flip-flop

Bir bilgisayarda binlerce saklama elemanı aynı anda güncellenmelidir. Bunu clock sağlar: 0 ve 1 arasında düzenli gidip gelen bir sinyal. Bir clock cycle bir tam periyottur. 3 GHz işlemcide bir çevrim 1/3 nanosaniyedir.

Gated D latch’in sorunu: WE = 1 olduğu sürece şeffaftır. Çıkış değişir, değişen çıkış geri beslenir, aynı çevrimde latch tekrar değişebilir. Bunu önlemek için master-slave flip-flop kullanılır: iki gated D latch arka arkaya. Master saat 1 iken yeni değeri alır, slave saat 0 iken onu çıkışa verir. Sonuç: çıkış çevrim başına bir kez, saat kenarında değişir. Durum saklayan her şey (register, FSM durumu) flip-flop’larla yapılır.

Sonlu durum makinesi (FSM)

Bir FSM beş şeyle tanımlanır:

1. Sonlu sayıda durum (states),
2. Sonlu sayıda dış giriş,
3. Sonlu sayıda dış çıkış,
4. Her durum ve giriş için sonraki durumun açık tanımı (geçişler),
5. Her çıkışın neye bağlı olduğunun açık tanımı.

Çizimi state diagram: daireler durum, oklar geçiş, okun üstünde giriş değeri.

Durumlar flip-flop’larda saklanır. $s$ durumu ayırt etmek için $\lceil \log_2 s \rceil$ flip-flop gerekir: 4 durum → 2, 5 durum → 3, 9 durum → 4.

Çözümlü FSM izleme

Ardışık iki 1 görünce Z = 1 veren makine. Durumlar: A (son giriş 1 değil), B (bir tane 1 görüldü), C (en az iki 1 üst üste). Z = 1 sadece C’de.

Başlangıç A, giriş 0, 1, 1, 1, 0, 1:

giriş:      0   1   1   1   0   1
yeni durum: A   B   C   C   A   B
Z:          0   0   1   1   0   0

Her adımda tek bir satıra bak: şu anki durum + giriş → yeni durum. 3 durum olduğu için 2 flip-flop yeter.

Çıkışın sadece duruma bağlı olduğu bu tür makineye Moore makinesi denir. LC-3’ün kontrol birimi de bir FSM’dir: her durum, komut döngüsünün bir adımıdır (5. hafta).

Sık yapılan hatalar